Votre prototype fonctionne parfaitement au laboratoire. Vous envoyez les fichiers Gerber et la nomenclature (BOM) à trois sous-traitants électroniques (EMS) pour chiffrer une première série de 500 pièces… et les retours sont alarmants : délais de 16 semaines, frais d’outillage élevés, réserves techniques (Engineering Queries) en cascade ou taux de rebut important lors de la présérie.

Entre un prototype unitaire et une carte électronique industrialisée en série (NPI — New Product Introduction), les contraintes physiques, thermiques et économiques changent radicalement. Voici les 12 erreurs de Design for Manufacturing (DFM) et Design for Assembly (DFA) que nous corrigeons le plus fréquemment lors de nos audits en bureau d’études.

1. Vias traversants trop proches ou dans les pads CMS (Via-in-Pad non bouchés)

C’est l’une des causes numéro un de soudures sèches et de joints de brasure insuffisants en refusion. Lorsqu’un via non bouché est placé dans un pad ou relié par une piste trop courte sans masque de soudure (solder mask dam), la pâte à braser fondue est aspirée par capillarité dans le trou du via (effet mèche ou solder wicking). Résultat : la patte du composant ou le pad thermique du QFN se retrouve mal brasé, provoquant des pannes intermittentes très coûteuses à diagnostiquer.

2. Déséquilibre thermique sur les petits composants passifs (Effet Tombstoning)

Sur les boîtiers passifs miniatures (0402, 0201 et même 0603), si l’une des deux plages d’accueil est directement connectée à un large plan de cuivre sans frein thermique (thermal relief) tandis que l’autre est reliée à une fine piste de signal, la pâte à braser ne fond pas au même instant des deux côtés dans le four de refusion. La tension superficielle redresse alors le composant à la verticale (« pierre tombale » ou tombstoning).

3. Multiplication inutile des valeurs et boîtiers dans la BOM

Chaque ligne supplémentaire dans votre nomenclature (BOM) oblige l’opérateur EMS à préparer, charger et régler un chargeur (feeder) supplémentaire sur la machine de placement Pick & Place. Utiliser 45 références différentes de condensateurs et de résistances là où 18 références standardisées suffisent augmente considérablement le coût de préparation de ligne (NRE / Setup) sur les petites et moyennes séries (100 à 2 000 pièces).

4. Composants mono-source ou à statut implicite NRND (Not Recommended for New Designs)

Choisir un composant uniquement parce qu’il est disponible à l’unité chez un vépéciste sans vérifier la profondeur des stocks mondiaux, le cycle de vie fabricant et l’existence d’alternatives pin-to-pin compatibles expose la production à un arrêt brutal dès le deuxième lot.

5. Empreintes (Footprints) non conformes à la norme IPC-7351

Des empreintes téléchargées sur des bibliothèques communautaires non vérifiées présentent régulièrement des ouvertures de pochoir (paste mask) inadaptées, notamment sur les pads centraux (exposed pad) des boîtiers QFN/DFN : trop de pâte à braser fait « flotter » le composant et crée des courts-circuits ou des vides (voids) thermiques.

6. Composants CMS lourds placés sur les deux faces du PCB

Si vous placez des composants CMS lourds (inductances de puissance, gros connecteurs CMS, condensateurs chimiques volumineux) sur les deux faces de la carte, le second passage au four de refusion nécessite soit un collage spécifique, soit un outillage de maintien coûteux.

7. Absence de mires optiques (Fiducials) et de bandes de convoyage (Breakaway Rails)

Les machines de placement SMT et d’inspection optique automatisée (AOI) ont besoin d’au moins 3 mires optiques globales (et de mires locales pour les composants à pas fin < 0,5 mm) ainsi que d’une marge libre de 5 mm sur les bords de panneau pour les rails de convoyage. Les oublier oblige le sous-traitant à modifier vos fichiers Gerber avant lancement.

8. Contraintes mécaniques près des zones de dégrappage (V-Cut / Mouse Bites)

Les condensateurs céramiques multicouches (MLCC) sont extrêmement sensibles à la flexion mécanique du circuit imprimé. Placés trop près d’une ligne de prédécoupe (V-score), d’un ergot de cassure (mouse bite) ou d’un trou de vis de fixation — ou orientés perpendiculairement à l’axe de pliage —, ils se fissurent de manière invisible lors de la séparation des cartes ou du montage en boîtier, entraînant des courts-circuits différés sur le terrain.

9. Absence de points de test accessibles sur une seule face (Design for Test — DFT)

Pour qu’un banc de test à lit de clous (bed of nails) soit économique et fiable, tous les nœuds critiques (alimentations, masse, signaux SWD/JTAG/UART de programmation, entrées/sorties) doivent disposer de pastilles de test dédiées d’au moins 0,8 à 1,0 mm de diamètre, espacées d’au moins 1,5 à 2,0 mm, et regroupées sur la face inférieure (Bottom) de la carte. Tester sur les deux faces multiplie par 3 le prix mécanique du banc de test !

10. Connecteurs traversants non compatibles avec la refusion intrusive (Pin-in-Paste)

Lorsque quelques connecteurs traversants (THT) imposent une reprise à la vague sélective ou au fer manuel sur une carte majoritairement CMS, le coût d’assemblage grimpe fortement. Choisir des connecteurs en plastique haute température (LCP/PA9T) compatibles avec la technique Pin-in-Paste (refusion directe en même temps que les CMS) supprime une étape entière de fabrication.

11. Sérigraphie (Silkscreen) illisible ou empiétant sur les plages de brasure

Une sérigraphie qui déborde sur les pads empêche la bonne mouillabilité de la brasure, tandis que l’absence de repères clairs de polarité (diodes, condensateurs tantale/électrolytiques, broche 1 des circuits intégrés) visibles après la pose du composant ralentit le contrôle qualité et le dépannage.

12. Dossier de fabrication incomplet ou ambigu

Un sous-traitant sérieux ne doit jamais avoir à « deviner » vos tolérances. Un dossier industriel complet comprend : fichiers Gerber X2 ou ODB++, fichier de perçage NC Drill, fichier centroïde Pick & Place avec rotations normalisées, BOM structurée (MPN exact, fabricant, références alternatives autorisées, mention DNP explicite), plan d’empilement (stackup) et cahier de test fonctionnel.

👉 Vous préparez l’industrialisation d’une carte électronique ou souhaitez faire auditer vos fichiers CAO avant lancement en série ? Découvrez notre Offre d’Audit DFM & Industrialisation ou contactez CM Électronique.